# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08006681 A

(43) Date of publication of application: 12 . 01 . 96

(51) Int. CI

G06F 1/26

G06F 1/32

G06F 1/04

G06F 15/16

(21) Application number: 07079151

(22) Date of filing: 04 . 04 . 95

(30) Priority:

18 . 04 . 94 JP 06 78771

(71) Applicant:

HITACHI LTD

(72) Inventor:

HATTORI RYUICHI **SEKI YUKIHIRO** HIDA YASUHIRO HARA ATSUSHI **OGURA TOSHIHIKO** OKAZAWA KOICHI **OEDA TAKASHI** SANO MAKOTO


#### (54) POWER SAVING CONTROL SYSTEM

#### (57) Abstract:

PURPOSE: To perform state transition control over respective CPUs and individual power saving control corresponding to the operation state so that the power consumption of a system in a stand-by state is suppressed without spoiling the consistency of the whole operation.

CONSTITUTION: A multiprocessor system equipped with plural CPUs is provided with a processor bus monitor part 156 which detects the operation states of the individual CPUs by monitoring a processor bus and a system state monitor part 101 which monitors the load state of the system. Further, the system is provided with a system state control part 102 which controls the power consumption of the individual CPUs according to a report from the system state monitor part 101. If a state wherein the load on a specific CPU is small because of a key input waiting state continues, that is informed by the processor bus monitor part 156 to the system state control part 102, which sends a command to a clock switching part 153 to switch the clock supplied to the CPU to a low frequency.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁(JP)

迎公開特

(11)特許出願公開番号

# 特開平8-6681

(43) 公開日 平成8年(1996) 1月12日

(51) Int.Cl.6

識別記号

庁内整理番号 FI 技術表示箇所

G06F

1/26

1/32

1/04

301 C

G06F 1/00 334 G

332 Z

審査請求 未請求 請求項の数24 OL (全 27 頁) 最終頁に続く

(21)出願番号

特願平7-79151

(22)出願日

平成7年(1995)4月4日

(31)優先権主張番号

特願平6-78771

(32)優先日

平6 (1994) 4月18日

(33)優先権主張国

日本(JP) Just mes

[2] [(72) 発明者

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 服部 隆一

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所システム開発研究所内

(72)発明者 関 行宏

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所システム開発研究所内

飛田 庸博

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所システム開発研究所内

(74)代理人 弁理士 武 顕次郎

最終頁に続く


#### (54) 【発明の名称】 省電力制御システム

#### (57)【要約】

【目的】 マルチプロセッサ方式の情報処理装置に適用 される省電力制御システムに関し、全体的な動作の整合 性を損なわずに待機状態のシステムの消費電力が抑制さ れるように、各々のCPUの状態遷移制御およびその動 作状態に応じた個別の省電力制御を行う。

複数のCPUを備えるマルチプロセッサシス テムにおいて、プロセッサバスを監視することで個々の CPUの動作状態を検出するプロセッサバス監視部と、 システムの負荷状態を監視するシステム状態監視部とを 設ける。また、システム状態監視部からの通知に基づい て個々のCPUによる消費電力を制御するシステム状態 制御部を設ける。キー入力待ちなどのために特定のCP Uに対する負荷が少ない状態が続くと、そのことがプロ セッサバス監視部などによってシステム状態制御部に通 知され、システム状態制御部はクロック切替え部に指令 して当該CPUへ供給するクロックを低い周波数に切り 替える。

#### **西1中のプロセッサ部の構成を示すプロック配**



【特許請求の範囲】

【請求項1】 少なくとも二以上のCPUを備えるマル チプロセンサシステムにおいて、

1

システムの動作状態を常に検知する状態監視手段と、

前記状態監視手段に検知されるシステムの動作状態が所 定の境界条件を越えて変化したとき、指定されたCPU について状態遷移制御を行う状態制御手段とを具備する ことを特徴とする省電力制御システム。

前記状態遷移制御を、CPUの動作状態 【請求項2】 を通常状態から待機状態に遷移させる省電力制御と、C 10 PUの動作状態を待機状態から通常状態に遷移させる復 帰制御のいずれかとすることを特徴とする請求項1記載 の省電力制御システム。

【請求項3】 前記状態制御手段は、前記状態遷移制御 を各々のCPUごとに順次行うことを特徴とする請求項 2記載の省電力制御システム。

【請求項4】 前記状態制御手段は、システム全体にお ける消費電力があらかじめ定めた最小電力より小さくな るまで前記省電力制御を行うことを特徴とする請求項3 記載の省電力制御システム。

【請求項5】 前記状態制御手段は、通常状態にあるC PUがひとつとなるまで前記省電力制御を行うことを特 徴とする請求項3記載の省電力制御システム。

【請求項6】 前記状態制御手段は、システムの動作状 態が前記境界条件の規定値を下回っている状態を前記状 態監視手段が検知したとき、前記省電力制御を開始する ことを特徴とする請求項2~5のいずれか一項記載の省 電力制御システム。

【請求項7】 前記状態制御手段は、システムの動作状 態が前記境界条件の規定値を上回っている状態を前記状 30 態監視手段が検知したとき、前記復帰制御を開始するこ とを特徴とする請求項2~5のいずれか一項記載の省電 力制御システム。

【請求項8】 前記状態制御手段は、システムの動作状 態が前記境界条件の規定値を下回った状態が一定時間以 上継続していることを前記状態監視手段が検知したと き、前記省電力制御を開始することを特徴とする請求項 2~5のいずれか一項記載の省電力制御システム。

【請求項9】 前記状態制御手段は、システムの動作状 態が前記境界条件の規定値を上回った状態が一定時間以 40 上継続していることを前記状態監視手段が検知したと き、前記復帰制御を開始することを特徴とする請求項2 ~5のいずれか一項記載の省電力制御システム。

【請求項10】 前記状態制御手段は、指定された入力 手段が入力待ち状態にあることを前記状態監視手段が検 知したとき、前記省電力制御を開始することを特徴とす る請求項2~5のいずれか一項記載の省電力制御システ

前記状態制御手段は、指定された入力 【請求項11】 手段への入力操作があったことを前記状態監視手段が検 50

知したとき、前記復帰制御を開始することを特徴とする 請求項2~5のいずれか一項記載の省電力制御システ 4.

2

【請求項12】 前記省電力制御ではCPU内に設けら れたクロック停止手段を用いて当該CPUの動作を休止 させる一方、前記復帰制御では当該CPUの動作を再開 させることを特徴とする請求項2~8のいずれか一項記 載の省電力制御システム。

【請求項13】 前記省電力制御ではCPUに供給する クロック周波数を通常状態用より低い省電力用周波数に 切り替える一方、前記復帰制御では前記クロック周波数 を通常状態用の周波数に切り替えることを特徴とする請 求項2~8のいずれか一項記載の省電力制御システム。

前記省電力制御ではCPUへの電源供 【請求項14】 給を遮断して当該CPUを停止させる一方、前記復帰制 御では当該CPUへの電源供給を再開して当該CPUを 再起動させることを特徴とする請求項2~8のいずれか 一項記載の省電力制御システム。

前記境界条件の規定値を、システムの 【請求項15】 20 構成要素間でやり取りされる信号を中継するバスの負荷 状態を表す特定の値とし、

前記状態監視手段は、現時点におけるバスの負荷状態を システムの動作状態として検知することを特徴とする請 求項1~14のいずれか一項記載の省電力制御システ

前記バスは、システムバスまたはプロ 【請求項16】 セッサバスおよびI/Oバスのうちの少なくともひとつ であることを特徴とする請求項15記載の省電力制御シ ステム。

【請求項17】 前記境界条件の規定値を、システム全 体におけるアプリケーション実行の負荷状態を表す特定 の値とし、

前記状態監視手段は、現時点におけるアプリケーション 実行の負荷状態をシステムの動作状態として検知するこ とを特徴とする請求項1~14のいずれか一項記載の省 電力制御システム。

【請求項18】 前記境界条件の規定値を、アプリケー ションの機能を実現させるタスクまたはジョブを各々の CPUに分配するためのタスク・キューまたはジョズ・ キューの状態および前記タスクまたはジョブの実行順序 を制御するスケジューラの状態であるスケジューリング 状態を表す特定の値とし、

前記状態監視手段は、現時点におけるスケジューリング 状態をシステムの動作状態として検知することを特徴と する請求項1~14のいずれか一項記載の省電力制御シ ステム。

【請求項19】 前記状態監視手段および前記状態制御 手段を、複数のCPUを用いたアプリケーション実行に 必要なタスク・スレッドの生成および分配とスケジュー リング制御とを行うマルチプロセッサ対応のオペレーテ

ィングシステムの内部に具備する構成としたことを特徴 とする請求項1~18のいずれか一項記載の省電力制御 システム。

【請求項20】 あらかじめ前記境界条件の規定値を登録しておくためのシステム負荷参照テーブルをファームウェアに具備する構成としたことを特徴とする請求項1 9記載の省電力制御システム。

【請求項21】 前記境界条件の規定値の登録または更新を行う際、前記システム負荷参照テーブルを前記ファームウェアからメモリ上に読み出し、システムの動作状態に応じてメモリ上の当該テーブル中に登録された各種の設定値を更新した後、新たに得られた当該テーブルを前記ファームウェアに書き込むことを特徴とする請求項20記載の省電力制御システム。

【請求項22】 前記システム負荷参照テーブルには、システム中のバスにおける単位時間当たりのメモリアクセストランザクションの回数を表す情報, 単位時間当たりのメモリライトトランザクションの回数を表す情報, I/Oアクセストランザクションの回数を表す情報のうちの少なくともひとつを登録させておくことを特徴とする請求項20または21記載の省電力制御システム。

【請求項23】 前記システム負荷参照テーブルには、システム中のバスにおける単位時間内のメモリアクセスアドレス範囲を表す情報、I/Oアクセスアドレス範囲を表す情報のいずれかまたは両方を登録させておくことを特徴とする請求項20または21記載の省電力制御システム。

【請求項24】 前記状態制御手段によるCPUの省電力制御に際して、システムの全体的な制御に影響を与えることのないアイドルスレッドを当該CPUに実行させることを特徴とする請求項19記載の省電力制御システム。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は省電力制御システムに係り、特に、マルチプロセッサ方式を採用している情報処理装置に適用される省電力制御システムに関する。

[0002]

【従来の技術】従来より、ノートブックタイプの小型パ 40 ソコンやワードプロセッサなどの情報処理装置において は、内蔵バッテリーを使用した場合の動作時間を長くす ることなどを目的として、例えば図24に示すような省 電力制御システムが採用されている。

【0003】図24次、従来の省電力制御システムの一例を示すブロック図であり、特開平4-130510号公報において開示されているものである。同図中、システムバス11には、CPU7、キーボード3、キー入力待ち判別手段1、ROM8、RAM9および出力装置10がそれぞれ接続されており、システムがキーボードか50

らの入力待ち状態にあることを常時検出して、入力待ち 状態にある間はCPU1に与えるクロックを通常動作時 に比べて周波数の低いクロックに切り替えることによ り、入力待ち状態中におけるシステムの消費電力を低減 させている。

【0004】すなわち、システムバス11に接続されて いるキー入力待ち判別手段上は、RAM9に格納された 応用プログラムを実行中のCPU7がROM8に格納さ れたキーセンス・ルーチンを呼びだしたときに、キー入 力待ち信号35をアクティブ状態とする。また、上記キ ーセンスルーチンが連続して呼び出されている間、キー 入力待ち判別手段1は、キー入力信号12をアクティブ 状態に保持する。そして、キー入力信号12が所定の時 間以上連続してアクティブ状態であったとき、制御手段 2は、クロック切り替え信号13を切り替え手段4に対 して送出する。これに応じて、切り替え手段4は、高ク ロック5および低クロック6のいずれかを切り替えてC PIJ1に送出する。このように、消費電力を低減する方 法の一つとして、システムが待機状態にあることを検出 し、CPUの動作クロック周波数をより低い周波数に切 り替える方法が従来より知られている。また、最近の傾 向として、日経エレクトロニクス誌1993年9月13日号(No.590: P103~123) に記載のように、米国のエナジースタープ ログラムなどにおいて商用電源で動作する一般の情報処 理機器においても、待機状態にあるときの消費電力を削 減することが求められつつある。

【0005】一方、小型情報処理機器の分野においても複数個のCPDを搭載したマルチプロセッサシステムが普及しつつある。一般的に、これらのマルチプロセッサシステムにおいては、演算性能が高く消費電力の大きなCPUが複数個搭載されることから、システム全体の消費電力が大きくなってしまう。そこで、電源回路の小型化を目的として、例えば図25に示すようなマルチプロセッサシステムにおける電源供給方式などが提案されている。

【0006】図25は、従来のマルチプロセッサシステムにおける電源供給方式の一例を示すブロック図であり、特開平4-155512号公報において開示されているものである。同図中、主電源部21は、N個のである。同図中、主電源部21は、N個のである。同図中、主電源部21は、N0のである。同図中、主電源部21は、210のである。同図中、主電源部210のでは、名プロセッサ2210の直流電圧220には、定電圧回路2310のでは、それぞれ電圧2310を供給している。すなわち、実装するプロセッサの数に応じて、定電圧回路のち、実装するプロセッサの数に応じて、定電圧回路の間数と主電源部の電圧のみを変更することにより、電源と主電源部の電圧のみを変更することにより、電源と主電源部の電圧のみを変更することにより、電源を簡単にしている。このように、マルチッサシステムでは、システムを構成するプロセッサ数に応じて消費電力が異なるため、プロセッサ数に応じて適切な電源装置を設けなければならない。

【0007】上記従来技術の他、近年では製造当初から

30

40

省電力機能が搭載されているCPUも発表されている。 省電力機能を内蔵したプロセッサとしては、例えば米国 インテル社の Pentiumプロセッサなどが広く利用されて おり、その省電力機能については、インテル社発行のデ ータシート「Pentium TM Family User's Manual Volume - 1:Data Book」Order Number 241428-003,1994年発行に おける30-1~30-11ページの記載により、一般 . に公開されている。

#### [0008]

【発明が解決しようとする課題】しかしながら、上記従 10 来の省電力制御システムは、単一のCPUを有するシン グルプロセッサ方式の情報処理装置への適用を想定した ものであり、マルチプロセッサ方式の情報処理装置につ いては全く考慮されていない。例えば、マルチプロセッ サシステムにおいて、あるCPUがキーセンス・ルーチ ンを呼び出したとき、システムバスに接続されているキ 一入力待ち判別手段は、キーセンス・ルーチンがどのC PUによって呼び出されたのかまで判別することは不可 能であり、したがって、省電力制御の対象と<u>すべきC</u>P Uを特定できないという問題点があった。

【0009】また、上記従来の省電力制御システムは、 オペレーティングシステム(以下OSと略す)からはソ フトウェア的に透過であるように構成され、専用のハー ドウェアによって省電力制御を行っていたが、マルチプ ロセッサシステムでは、OS側でソフトウェア的に省電 力制御を行うことも必要となる。例えば、複数のCPU を備えるマルチプロセッサシステムの状態遷移制御(通 常状態←→待機状態)を行う場合には、複数のCPUの うちのいずれのCPUの状態を遷移させるのかを決定し て、当該CPUの起動または停止処理を行うとともに、 接続されているハードウェア資源の論理的な管理を行う 必要がある。しかしながら、従来のマルチプロセッサシ ステム対応のOSは、このような省電力制御を行うこと ができないという問題点があった。

【0010】一方、上記従来のマルチプロセッサシステ ムにおける電源供給方式では、実装されているすべての CPUに対して常時電力供給を行う構成とされているた め、任意のCPUの動作を停止させたり、あるいは当該 CPUへの電源供給を停止させるという、省電力制御に 必要な処理を行うことは不可能であるという問題点があ った。

【0011】また近年、小型情報処理機器の本体の消費 電力が増大するとともに、24時間通電状態で使用する場 合も増大していることから、システム全体の消費電力の 増大が大きな問題とされるようになった。このため、例 えば米国環境保護局の定めたエナジースタープログラム のように、システムが使用されていない待機時間中にお ける消費電力を一定値以下に抑えることが求められてい る。ところが、最近では、マルチプロセッサシステムを 比較的容易に構成できるCPUが続々と発表されつつあ

り、このようなCPUを複数個備えたマルチプロセッサ システムは、通常その消費電力が大きいので、上述した ような省電力制御を行うことが以前にも増して重要な課 題となっている。そこで、特に個々のプロセッサの消費 電力が大きいマルチプロセッサシステムにおいては、シ ステムが待機状態であるときに一度に動作させるCPU の個数を減らすことにより、省電力化を図る方法(日経 エレクトロニクス誌1993年9月13日号p103~p123に記載)が提案 されている。

【0012】さらに、上述した Pentiumプロセッサなど のCPUに内蔵されている省電力機能を利用する場合、 当該CPUを単体で用いれば特に問題は起こらないが、 複数の当該CPUを一度に動作させるマルチプロセッサ システムでは、システム全体の動作に不都合が発生する ことのないように、十分に配慮しなければならないとい う問題点があった。

【0013】したがって本発明の目的は、上記の問題点 を解決して、複数のCPUを備えるマルチプロセッサシ ステムにおいて、システム全体の動作の整合性を損なう ことなく、システムが待機状態にあるときの消費電力が 一定値以下となるように、各々のCPUの状態遷移制御 およびその動作状態に応じた個別の省電力制御を行うこ とのできる省電力制御システムを提供することにある。 [0014]

【課題を解決するための手段】上記の目的を達成するた め、本発明の省電力制御システムは、少なくとも二以上 のCPUを備えるマルチプロセッサシステムにおいて、 システムの動作状態を常に検知する状態監視手段と、前 記状態監視手段に検知されるシステムの動作状態が所定 の境界条件を越えて変化したとき、指定されたCPUに ついて状態遷移制御(CPUの動作状態を通常状態から 待機状態に遷移させる省電力制御と、CPUの動作状態 を待機状態から通常状態に遷移させる復帰制御のいずれ か)を行う状態制御手段とを具備する構成としたもので ある。

【0015】そして、前記状態制御手段は、前記状態遷 移制御を各々のCPUごとに順次行い、特に前記省電力 制御に際しては、システム全体における消費電力があら かじめ定めた最小電力より小さくなるまで、あるいは、 通常状態にあるCPUがひとつとなるまで、繰り返し前 記省電力制御を行うものとする。

【0016】また、前記省電力制御の開始条件を、①シ ステムの動作状態が前記境界条件の規定値を下回ってい る状態を前記状態監視手段が検知したとき、②システム の動作状態が前記境界条件の規定値を下回った状態が一 定時間以上継続していることを前記状態監視手段が検知 したとき、③指定された入力手段が入力待ち状態にある ことを前記状態監視手段が検知したとき、などのように 定めるとともに、前記復帰制御の開始条件を、①システ 50 ムの動作状態が前記境界条件の規定値を上回っている状

与えることのないアイドルスレッドを当該CPUに実行 させるようにしたものである。

態を前記状態監視手段が検知したとき、②システムの動作状態が前記境界条件の規定値を上回った状態が一定時間以上継続していることを前記状態監視手段が検知したとき、③指定された入力手段への入力操作があったことを前記状態監視手段が検知したとき、などのように定めるものである。

[0020]

【0017】また、前記状態制御手段による具体的な状態遷移制御として、①前記省電力制御ではCPU内に設けられたクロック停止手段を用いて当該CPUの動作を休止させる一方、前記復帰制御では当該CPUの動作を再開させる、②前記省電力制御ではCPUに供給するクロック周波数を通常状態用より低い省電力用周波数に切り替える一方、前記復帰制御では前記クロック周波数を通常状態用の周波数に切り替える、③前記省電力制御ではCPUへの電源供給を遮断して当該CPUを停止させる一方、前記復帰制御では当該CPUへの電源供給を再

【作用】上記構成に基づく作用を説明する。

開して当該CPUを再起動させる、などの処理を行うよ うにしたものである。 【0018】また、前記状態監視手段による具体的な検 知処理として、②前記境界条件の規定値を、システムの 構成要素間でやり取りされる信号を中継するバス(シス テムバスまたはプロセッサバスおよび I / O バスのうち の少なくともひとつ)の負荷状態を表す特定の値とし、 現時点におけるバスの負荷状態をシステムの動作状態と して検知する、②前記境界条件の規定値を、システム全 体におけるアプリケーション実行の負荷状態を表す特定 の値とし、現時点におけるアプリケーション実行の負荷 状態をシステムの動作状態として検知する、3前記境界 条件の規定値を、アプリケーションの機能を実現させる タスクまたはジョブを各々のCPUに分配するためのタ スク・キューまたはジョブ・キューの状態および前記タ スクまたはジョブの実行順序を制御するスケジューラの

状態であるスケジューリング状態を表す特定の値とし、

現時点におけるスケジューリング状態をシステムの動作

状態として検知する、などの処理を行うようにしたもの

【0021】本発明の省電力制御システムでは、少なくとも二以上のCPUを備えるマルチプロセッサシステムにおいて、システムの動作状態を常に検知する状態監視手段と、前記状態監視手段に検知されるシステムの動作状態が所定の境界条件を越えて変化したとき、指定されたCPUについて状態遷移制御(CPUの動作状態を通常状態から待機状態に遷移させる省電力制御と、CPUの動作状態を待機状態から通常状態に遷移させる復帰制御のいずれか)を行う状態制御手段とを具備する構成としたことにより、マルチプロセッサシステムの運用状況などに応じて同時に動作するCPUの個数を切り替えながら、最適な消費電力での運用を維持することができる。

である。
【0019】そしてさらに、前記状態監視手段および前記状態制御手段を、複数のCPUを用いたアプリケーション実行に必要なタスク・スレッドの生成および分配とスケジューリング制御とを行うマルチプロセッサ対応の40オペレーティングシステムの内部に具備するととももに、あらかじめ前記境界条件の規定値を登録しておくためのシステム負荷参照テーブルをファームウェアに具備前記システム負荷参照テーブルを前記ファームウェアからメモリ上に読み出し、システムの動作状態に定値を更新を行りに表み出し、システムの動作状態に定値を更新とした後、新たに得られた当該テーブルを前記ファームウェアに書き込んだ上で、前記状態制御手段によるCPUの省電力制御に際して、システムの全体的な制御に影響を50

【0022】そして、前記状態制御手段は、前記状態遷移制御を各々のCPUごとに順次行い、特に前記省電力制御に際しては、システム全体における消費電力があらかじめ定めた最小電力より小さくなるまで、あるいは、通常状態にあるCPUがひとつとなるまで、繰り返し前記省電力制御を行うことにより、マルチプロセッサシステムによる消費電力の限界値をあらかじめ設定して、より効率的な省電力化を図るとともに消費電力を最小限に抑えることができる。

【0023】また、前記省電力制御の開始条件を、②シ ステムの動作状態が前記境界条件の規定値を下回ってい る状態を前記状態監視手段が検知したとき、②システム の動作状態が前記境界条件の規定値を下回った状態が一 定時間以上継続していることを前記状態監視手段が検知 したとき、3指定された入力手段が入力待ち状態にある ことを前記状態監視手段が検知したとき、などのように 定めるとともに、前記復帰制御の開始条件を、①システ ムの動作状態が前記境界条件の規定値を上回っている状 態を前記状態監視手段が検知したとき、②システムの動 作状態が前記境界条件の規定値を上回った状態が一定時 間以上継続していることを前記状態監視手段が検知した とき、③指定された入力手段への入力操作があったこと を前記状態監視手段が検知したとき、などのように定め ることにより、演算処理などによる負荷が比較的少ない アイドリング状態のCPUを特定して、選択的に省電力 制御の対象とすることができる。

【0024】また、前記状態制御手段による具体的な状態遷移制御として、①前記省電力制御ではCPU内に設けられたクロック停止手段を用いて当該CPUの動作を休止させる一方、前記復帰制御では当該CPUの動作を再開させる、②前記省電力制御ではCPUに供給するクロック周波数を通常状態用より低い省電力用周波数に切り替える一方、前記復帰制御では前記クロック周波数を

10 【実施例】以下、本発明の省電力制御システムの一実施

例を図面を用いて詳細に説明する。

通常状態用の周波数に切り替える、②前記省電力制御ではCPUへの電源供給を遮断して当該CPUを停止させる一方、前記復帰制御では当該CPUへの電源供給を再開して当該CPUを再起動させる、などの処理を行うようにしたことにより、同時に動作するCPUの個数に応じてマルチプロセッサシステム全体の消費電力を低減させることができる。

【0025】また、前記状態監視手段による具体的な検 知処理として、①前記境界条件の規定値を、システムの 構成要素間でやり取りされる信号を中継するバス (シス テムバスまたはプロセッサバスおよびI/Oバスのうち の少なくともひとつ)の負荷状態を表す特定の値とし、 現時点におけるバスの負荷状態をシステムの動作状態と して検知する、②前記境界条件の規定値を、システム全 体におけるアプリケーション実行の負荷状態を表す特定 の値とし、現時点におけるアプリケーション実行の負荷 状態をシステムの動作状態として検知する、③前記境界 条件の規定値を、アプリケーションの機能を実現させる タスクまたはジョブを各々のCPUに分配するためのタ スク・キューまたはジョブ・キューの状態および前記タ スクまたはジョブの実行順序を制御するスケジューラの 状態であるスケジューリング状態を表す特定の値とし、 現時点におけるスケジューリング状態をシステムの動作 状態として検知する、などの処理を行うようにしたこと により、実際に稼動している個々のマルチプロセッサシ ステムの特徴に合わせて最適な省電力制御を行うことが できる。

【0026】そしてさらに、前記状態監視手段および前 記状態制御手段を、複数のCPUを用いたアプリケーシ ョン実行に必要なタスク・スレッドの生成および分配と スケジューリング制御とを行うマルチプロセッサ対応の オペレーティングシステムの内部に具備するとともに、 あらかじめ前記境界条件の規定値を登録しておくための システム負荷参照テーブルをファームウェアに具備し、 前記境界条件の規定値の登録または更新を行う際、前記 システム負荷参照テーブルを前記ファームウェアからメ モリ上に読み出し、システムの動作状態に応じてメモリ 上の当該テーブル中に登録された各種の設定値を更新し た後、新たに得られた当該テーブルを前記ファームウェ アに書き込んだ上で、前記状態制御手段によるCPUの 省電力制御に際して、システムの全体的な制御に影響を 与えることのないアイドルスレッドを当該CPUに実行 させるようにしたことにより、オペレーティングシステ ムを介して各々のCPU自体が有する省電力機能を利用 することでハードウェア構成に依存しない省電力制御を 行うとともに、マルチプロセッサシステムのアイドリン グ状態を前記システム負荷参照テーブルに定義しておく ことでシステム構成に変更があってもそれに応じて柔軟 な省電力制御を行うことができる。

[0027]

【0028】図1は、本発明の省電力制御システムの一実施例の全体構成を示すブロック図である。同図中、n個のプロセッサ部103~105はホストバス113に接続され、さらにホストバス113はI/Oバスブリッジ108を通じてI/Oバス114へ接続されている。また、主メモり106はホストバスに、キーボード109、ファイルシステム115、表示制御部112及びROM107はI/Oバス114に接続されている。

【0029】図1において、システム状態監視部101 (請求項中の"状態監視手段"に相当する) はホストバ ス101を通じて、上記n個のプロセッサ部103~1 05それぞれの動作状態と、キーボード109からの入 力の有無を監視し、システムがキーボード109からの 入力待ち状態または低負荷状態のいずれかになったこと を検出する。そして、システムが入力待ち状態または低 負荷状態になってから一定時間が経過したとき、システ ム状態制御部102 (請求項中の"状態制御手段"に相 当する) に対して省電力制御を開始するように要求信号 を送出する。これに応じて、システム状態制御部は、入 力待ち状態または低負荷状態となっているプロセッサ部 に対して、当該プロセッサに供給するクロック信号を低 速なクロック信号(通常より低い省電力用周波数のクロ ック信号)に切り替える旨の要求信号および当該プロセ ッサへの電源供給を停止する旨の要求信号を送出すると ともに、システムの消費電力に応じて容量の異なる電源 装置を適宜切り替えるための電源切り替え信号を電源装 置110に対して送出する。この他、ファイルシステム 115に対してハードディスクドライブのモータ停止要 求信号を、表示制御部112に対してCRT電源停止要 求信号を送出するなどにより、システム全体の省電力制 御を行う。

【0030】図2は、図1中のプロセッサ部の構成を示すブロック図である。図2においては、通常動作時にCPUに供給する高クロック(通常動作用の高い周波数のクロック信号)と省電力制御時に供給する低クロック(省電力用の低い周波数のクロック信号)とを切り替えるようにプロセッサ部が構成されている。

【0031】図3は、図2中のプロセッサにおけるクロック切り替えの処理フローを示す図である。以下、図2および図3を用いてプロセッサ部における省電力制御の動作の一例を説明する。図3において、プロセッサバス監視部156は、プロセッサ154とホストバス113との間のプロセッサバス157に接続され、プロセッサの動作状態を判別する。例えば、プロセッサ154がキーボードからの入力待ち状態になったときには、キーセンスルーチン(通常、図1中のROM107または主メモり106に格納されているプログラム)が実行され

50 る。プロセッサバス監視部156は、このキーセンスル

ーチンが実行されていることを判別し(図6中のステッ プ501)、システム状態監視部101に対してプロセ \_ ッサ154がキー入力待ち状態にあることを示す信号を 出力する。システム状態監視部101は、あらかじめ決 められた一定時間以上、キー入力待ち状態が続いている " ことを検出すると(ステップ502)、上記キー入力待 ち状態となった特定のプロセッサ154に対する省電力 お御を開始すべき旨の省電力制御要求信号をシステム状 態制御部102に対して出力する(ステップ503)。 すると、システム状態制御部102は、当該プロセッサ 部のクロック切り替え部153に対し、低クロックへの 切り替え要求信号を送出し(ステップ504)、これに 応じてクロック切り替え部は、プロセッサ154に対し て低クロック151の供給を開始する(ステップ50 5)。一般に、動作周波数が低いほど、プロセッサによ る消費電力が少ないため、キー入力待ち状態など高速な 演算性能を必要としない場合には、低速なクロックに切 り換えてやることでマルチプロセッサシステムの消費電 力を低減することができる。

【0032】図4は図2中のプロセッサの停止・電源切 断の処理フローを示す図である。以下、図2および図4 を用いてプロセッサ部における省電力制御の動作の他の 例を説明する。図4において、プロセッサ154がキー 入力待ち状態に入ったことをプロセッサバス監視部15 6が検出する(図4中のステップ541)と、システム 状態監視部101に対してプロセッサ154がキー入力 待ち状態にあることを示す信号を出力する。そして、シ ステム状態監視部101は、キー入力待ち状態が一定時 間以上連続していることを検出すると (ステップ54 2)、システム状態制御部102に対して<u>キー入力待ち</u> 状態にある当該プロセッサ154を停止させる旨のプロ セッサ停止要求を送出する(ステップ533)。これに 応じて、システム状態制御部102は、システムの統括 管理を行っているオペレーティングシステム(以下OS と略す)に対して、当該プロセッサ154の停止処理の 開始を要求する(ステップ534)。OSによるプロセ ッサ154の停止処理が終了すると(ステップ53 5)、システム状態制御部102は、動作停止中の当該 プロセッサ154に電源を供給する電源制御部155に 対し、電源供給停止を要求する信号を送出する(ステッ プ536)。これに応じて、電源制御部155は当該プ ロセッサ154への電源供給を停止させる(ステップ5 37)。この他のOSの詳細な動作については後述す る。

【0033】なお、上述したクロック切り換え処理またはプロセッサの停止処理は、キー入力待ち状態になった単独のプロセッサのみを対象として行ったが、ひとつのプロセッサがキー入力待ち状態になったとき、複数のプロセッサを対象として上述した省電力化制御を行なうようにしてもよい。これは、図3に示した処理フロー中の50

ステップ503の直後に、クロック切り換えの対象とするCPUを決定する処理を追加することによって実現される。また、図4に示した処理フロー中のステップ533の直後に、停止処理の対象とするプロセッサを決定する処理を追加するとともに、処理535において対象とされた全てのプロセッサの停止処理が終了したかどうかを判定することによって実現される。

【0034】次に、プロセッサの停止処理の詳細について説明する。

【0035】図5は、CPUの停止処理の詳細を示す図 であり、図4中のステップ534,535で行われるプ ロセッサの停止処理の詳細を示している。プロセッサの 停止処理にあたっては、コヒーレンシ維持処理(プロセ ッサ内部のキャッシュメモリおよび外部の二次キャッシ ュメモりの内容と、主メモりの内容とを一致させる処 理)が必要不可欠である。すなわち図5において、プロ セッサの停止処理を行なう場合には、最初に、プロセッ サおよび二次キャッシュメモりに対してキャッシュフラ ッシュ信号を送出する(ステップ561)。 フラッシュ 信号を受け付けると、当該プロセッサおよび二次キャッ 20 シュメモりは、メモリ内に保持しているデータの中で、 プロセッサからの書き込みなどのために内容が更新さ れ、主メモり内の該当アドレスに保持されている内容と 不一致を生じているもの (これを "ダーティデータ" と いう)を、主メモり内の該当アドレスに書き込む処理 (これを"掃き出し"という)を行なう(ステップ56 2)。そして、ダーティデータの掃き出しがすべて完了 すると(ステップ563)、当該プロセッサに対し停止 命令を発行し(ステップ564)、当該プロセッサの停 止処理が完了する。

【0036】なお、上述したキャッシュメモりのフラッシュ機能を有するプロセッサとしては、例えば、米国インテル社からマイクロプロセッサ Pentium (TM) などが提供されており、フラッシュ機能については、米インテル社発行のデータシートPentium (TM) Processor User's Manual Volume1:Pentium Processor Data Book中の5-31ページに記載がある。

【0037】次に、図2中のプロセッサバス監視部156の構成およびキーセンスルーチンの動作について図6を用いて説明する。

【0038】図6は、図2中のプロセッサバス監視部の構成を示すブロック図である。キーセンスルーチンには、フラグレジスタ156aの設定動作と同時にカウンタ156eの内容をクリアする動作を追加しておく。図6において、カウンタ156eは、その内容をクリアされるとすぐにカウントを開始し、カウント値がレジスタ156dに予め設定しておいた値を超えたとき、フラグレジスタ156aの内容をクリアする信号が送出される。これによって、キーセンスルーチンが連続して実行されている間はカウンタ156eの内容が連続してクリ

14

アされるので、フラグレジスタ156aはクリアされずに当該プロセッサがキー入力待ち状態であることを示す。信号を出力し続ける。また、キーセンスルーチンの実行が開始されてから一定時間内にキー入力待ち状態が解消された場合には、所定の時間の後にカウンタ156eのカウント値がレジスタ156dに設定された値より大きくなってフラグレジスタ156aの内容がクリアされる。ため、キー入力待ち状態を示す信号は解除される。

【0039】次に、図1中のプロセッサ部の他の2つの 構成例を示す。 \_

【0040】図7は、図1中のプロセッサ部の他の構成を示すブロック図(その1)である。同図の例は、①高クロック152の代わりにホストバスのシステムクロック信号159を利用し、②低クロック発生手段151では、システムクロック信号159を分周することによって低クロックを発生させ、③ROM107とは別にプロセッサバス157上にROM158を設けてプロセッサの停止処理を行なうシャットダウンルーチンなどのプログラムを格納する構成としたものである。これにより、クロック発生回路を節約して製造コストを低減させるともに、プロセッサごとに異なるプログラムをROM158に格納して各々のプロセッサに固有の処理を実行させることもできる。

【0041】図8は、図1中のプロセッサ部の他の構成を示すブロック図(その2)である。同図の例は、①システム状態監視部101およびシステム状態制御部102の代わりに、プロセッサバス監視部156と省電力制御部159をプロセッサバス157に接続させ、②図3および図4に示した省電力動作を省電力制御部159において行なうようにしたものである。これにより、ホストバス113を含むマルチプロセッサシステムの本体には影響を与えずに、プロセッサ部において独自に省電力制御を実行することができる。

【0042】なお、上述したプロセッサの低クロック動作状態または停止状態から、通常動作状態への復帰は、 キーボードからの入力や通信ポートからの割り込みなど を契機として行われる。

【0043】次に、マルチプロセッサシステム対応OSを主体とする省電力制御システムについて説明を行う。【0044】図9は、図1のシステムで動作するマルチ 40プロセッサシステム対応OSの全体構成を示す図である。同図中、マルチプロセッサ対応OS201は、m個のプロセッサ $154_1$ ~ $154_m$ を有するマルチプロセッサシステム218上で動作する。そして、OS201は、0OSとしての基本機能を有するカーネル205、0アプリケーションソフトとの入出力を行なうアプリケーションインターフェース204、00ユーザとの入出力を担当するユーザインターフェース203、00プロセッサのブートアップルーチン217などの基本入出力ソフトウエアであるBIOS217、00カーネル205に対 50

しマルチプロセッサシステム 218 などのハードウェアを仮想化するハードウェア仮想化層 213 から構成される。そして、カーネル 205 は、OSの資源である n 個の仮想 CPU  $212_1$ ~ $212_n$  を管理しており、上記仮想 CPU  $212_1$ ~ $212_n$  によって処理されるタスクの待ち行列である n 個のタスクキュー  $211_1$ ~ $211_n$  に対するタスクの割当てを行うタスク割り当て部 206 からなる。また、ハードウエア仮想化層 213 は、上記 n 個の仮想 C PU  $212_1$ ~ $212_n$ を実際のマルチプロセッサシステム 218(図1に示したマルチプロセッサシステム 218(図1に示したマルチプロセッサシステム 2180)におけるn 個の CPU  $154_1$ ~ $154_n$ に対応させる CPU割り当て部 214 と、マルチプロセッサシステム 2180 省電力制御を行なう省電力制御部 215 からなる。

【0045】次に、図10~図12を用いて、図9に示したマルチプロセッサOS201による省電力制御の説明を行う。マルチプロセッサ対応OS201による省電力制御は、負荷監視部209がタスクキュー $211_1$ ~ $211_n$ およびタスク割り当て部206を監視してシステムの負荷状態を判断し、これに応じてハードウエア仮想化層213内部の省電力制御部215がシステム状態監視部101およびシステム状態制御部102を制御することにより実現する。

【0046】図10は、図9のOSによるプロセッサの クロック切り替え動作の処理フローを示す図である。同 図中、負荷監視部209はタスクキュー2111~21 1nの状態をモニタして、システムの負荷が一定値より 少ないことを検出する(ステップ511)。そして、シ ステムの負荷が一定値より少ない状態が一定時間以上続 いたことを検出すると (ステップ512)、省電力制御 部215が、システム状態監視部101に対してシステ ムの省電力制御を行なうべき旨の設定を行う(ステップ 513)。以下、ステップ514,515においては、 図3中のステップ504,505と同様の処理を行う。 【0047】図11は、図9のOSによる任意のCPU の停止・電源切断の処理フローを示す図である。同図 中、ステップ511~513については図10と同一の 処理を行う。そして、システム状態制御部102がOS 201に対して割り込みを発生させるなどにより、CP Uの停止処理を要求する(ステップ534)。これに応 じてOS201は、図5中に示したプロセッサの停止処 理を行ない、停止処理が完了すると(ステップ53 5)、図4中のステップ536,537に示したのと同 様の処理によって当該プロセッサへの電源供給を停止さ せる。

【0048】図12は、任意のCPUの停止処理の詳細を示す図であり、OS201のハードウエア仮想化層213における処理を示す。ハードウエア仮想化層においてはOS201内部の仮想CPU2121~212nと実

16

際のマルチプロセッサシステムにおけるCPU1541 ~154mとの対応付けを行なっているため、プロセッ サの停止処理を行なう場合には、CPU割り当て部20 4が次の動作を行う。すなわち図12において、プロセ ッサの停止要求を受け付けると、ハードウエア仮想化層 ~213におけるCPU割り当て部214は、停止要求の 対象となるCPUへの仮想CPUの割り当てを禁止する (ステップ591)。そして、当該CPUにおいて現在 タスクが実行されているかどうかを調べ(ステップ59 2)、実行されている場合には当該タスクの終了を待っ て(ステップ593)、前述したキャッシュメモリーの コヒーレンシー致処理を行う(ステップ594)。この 後、当該プロセッサに対して停止命令を発行し(ステッ プ595)、システム状態制御部102に対して当該プ ロセッサの停止処理が完了したことを通知する(ステッ プ596)。

【0049】図13および図14は、図9のOSによる他の省電力制御の動作を示すフローチャートであり、マルチプロセッサシステム全体の消費電力を常に一定値以下にするものである。

【0050】最初に、システムの複数のプロセッサを停止させて、消費電力を低減する処理について説明する。図13において、システムの省電力制御を開始すると、停止させるプロセッサの選択を行ない(ステップ601)、当該プロセッサの停止処理を行う(ステップ602)。さらに、当該プロセッサへの電源供給を停止してから(ステップ603)、マルチプロセッサシステムと体の消費電力が予め設定した設定値以下になったかどうかを判断し(ステップ605)、設定値以下になったかどうかを判断し(ステップ605)、設定値以下になったが場合には再びステップ601からの処理を繰り返い、あるいは動作状態にあるプロセッサが一つになるまで、順次プロセッサの停止処理を行なう。

【0051】次に、システムの複数のプロセッサが停止している状態から、順次プロセッサを復帰し稼動させていく処理について説明する。図14において、復帰制御を開始すると、まず復帰させるプロセッサの選択を行ない(ステップ611)、当該プロセッサへの電源供給を再開する(ステップ612)。さらに、当該プロセッサの復帰処理を行ってから(ステップ613)、システム全体の消費電力を計測する(ステップ613)。そして、システムの消費電力が予め定めた設定値以上になったかどうかを判断し(ステップ615)、設定値以下である場合には、再びステップ611から他のプロセッサの復帰処理を行ない、全てのプロセッサが通常動作状態になるまで、順次この復帰処理を繰り返す。

【0052】なお、上記図13および図14において説明した処理のうち、説明を省略した部分については、図1~図12における相当部分と同様の処理が行われる。

【0053】図15は、本発明の省電力制御システムにおける電源部の一構成例を示すブロック図である。同図中、電源部は大容量電源部701と小容量電源部704とからなり、それぞれ整流及び平滑回路702、705 および定電圧回路703、706から構成されている。電源部切り換え制御部707は、前記図1におけるシステム状態制御部102が送出するモード切り換え信号708に応じて、大容量電源部701および小容量電源部704のどちらか一方を切り替えて、または、両方同時に使用して、システム電源の供給を行う。

【0054】図16は、本発明の省電力制御システムにおける電源部の他の構成例を示すブロック図である。同図中、電源装置はn個の電源部 $710_1$ ~ $710_n$ からなり、各電源部はそれぞれ、整流及び平滑回路 $714_1$ ~ $714_n$ と、定電圧回路 $715_1$ ~ $715_n$ から構成されている。電源容量制御部720は、前記システム状態制御部102が送出するモード切り換え信号708に応じて、上記各電源部 $710_1$ ~ $710_n$ のうちの任意の電源部を選択して、または、全ての電源部を同時に動作させることにより、システム電源を供給する。

【0055】図17は、本発明の省電力制御システムに おける電源部のさらに他の構成例を示すブロック図であ る。同図中、CPU部a7301~CPU部n730 3と、表示制御部123およびCRT124への電源供 給は、電源装置110から行われる。システム状態監視 回路733は、システムが待機状態に入ったことが検出 されると、システム電源制御回路732を通じて、電源 制御部7311,7312,....731nおよび表示制御部 132に対して電源制御信号を順に送出する。電源制御 部7311,7312,....731nは、電源制御信号を受 30 け取ると、それぞれの電源制御部に対応するCPU部a 7301~CPU部n7303の停止処理が完了した後 に、各CPU部a7301~CPU部n7303への電源 供給を停止する。さらに、表示制御部123は、電源制 御信号を受け取ると、CRT124に対して表示データ の制御を行う、あるいはCRT124に対してさらに電 源制御信号を送出するなどにより、CRT124の省電 力制御を行う。

【0056】次に、図18~図23を用いて、本発明の 省電力制御システムの他の実施例についての説明を行 う。

【0057】図18は、本発明の省電力制御システムの他の実施例の全体構成を示すブロック図である。同図中、 $CPU_{-1}$  (103), $CPU_{-2}$  (104),....., $CPU_{-n}$  (105)のn個(nは自然数)のCPUは、それぞれCPU内部のクロック動作を停止する機能を有しており、システムバス801を介して I / O バスブリッジ 108,システムマネジメント部802,主メモリ106に接続されている。なお、本実施例では、請求項中の"状態監視手段"に相当する部分

はシステムマネジメント部802に、"状態制御手段" に相当する部分は各々のCPU内部に、それぞれ設けら れているものとする。

【0058】図19は、図18のシステムにおける省電力制御動作の処理フローを示す図である。以下、図18 ないなアムの各部の動作を図19を用いて説明する。

【0059】図18において、システムマネジメント部 802は、前述したシステムバス801およびI/Oバス114の動作状態を監視して(ステップ830)、これら2つのバスの両方あるいはどちらか一方のバスの動作状態からバス負荷率を算出し(ステップ831)、さらに、図18のマルチプロセッサシステム全体の負荷状態に基づき、当該システムがアイドル状態に入ったと判定した場合(ステップ832)。そして、当該システムがアイドル状態に入ったと判定した場合(ステップ832=YES)、システムマネジメント部802は、当該システム全体の負荷状態に応じて、前述したn個のCPUのうちの任意のCPUに対して、当該CPU内部のクロック信号を停止させるクロック停止信号801-1~-nを送出する(ステップ833)。

【0060】ここで、上述したシステムマネジメント部802は、当該システムの負荷状態を検出するために、システムバス801における単位時間当たりのトランザクション回数、システムバス801上のトランザクションのアクセスアドレス範囲などの情報を参照する。なお、これらシステムバス801上のトランザクションに関する情報の代わりに、I/Oバス114におけるトランザクション回数や、システムバス801に接続された主メモリ106への単位時間当たりのアクセス回数、あるいは、I/Oバス114に接続されている特定の入出力装置へのアクセス状況などを監視するようにしてもよい。

【0061】図20は、図18のシステムで動作するマルチプロセッサシステム対応OSの全体構成を示す図であり、図9と同一構成部分については同一符号を付し、その説明を省略する。同図中、オペレーティングシステム201aは、m個のCPUを有するマルチプロセッサシステム218aとの組み合わせにより、以下のように動作する。

【0062】すなわち、オペレーティングシステム20 40 1 a 中のハードウエア仮想化層213は、マルチプロセッサシステム218 a 中のシステムマネジメント部80 2 を制御するためのシステム制御部215 a を具備し、システムマネジメント部802を介してシステムバス801の動作状態を監視する。システム制御部215 a は、このシステムバス801の監視結果がら検出されたマルチプロセッサシステム218 a の負荷状態を、あらかじめオペレーティングシステム201 a 内のシステム負荷参照テーブル803 (詳細については後述する) に登録されている値と比較する。そして、システム制御部 50

18

215 a はこの比較結果に基づき、当該マルチプロセッサシステム218 a の負荷状態に応じたシステムの省電力制御を行なう。このとき、具体的なシステムの省電力制御としては、①図18に示した各々のCPU自体に設けられている省電力機能を用いる方法、②図1~図17を用いて説明したように各々のCPUに外部から与えるクロック周波数を切り替える方法、②任意のCPUを選択して前述したCPUの停止処理を行なった後に当該CPUへのクロック起用給と電源供給を停止させる方法のうち、いずれの方法を採用してもよい。

【0063】なお、図20のオペレーティングシステム201aについて、任意のCPUに対する省電力処理として当該CPUへのクロック供給を停止させる機能を用いる場合には、オペレーティングシステム201aの全体的な動作に何らかの不具合が生じないように、あらかじめクロック供給を停止させるべきCPUを選択してから、タスク割当部206およびタスクキュー2111~211nを介して当該オペレーティングシステム201aの機能に対して全く無関係なアイドルタスク804を20実行させておくとよい。以下、図21のフローチャートを用いてこの処理の説明を行う。

【0064】図21は、図20のOSによる省電力制御 動作の処理フローを示す図である。同図中、システム制 御部215aは、システムマネジメント部802を介し てシステムバス801及び図18に示したI/Oバス1 14の動作を監視し、検出された2つのバスの動作状態 をシステム負荷参照テーブル803の登録値と比較する (ステップ840)。システム制御部215aは、この 比較結果に基づいてマルチプロセッサシステム218 a がアイドル状態に入ったか否かを判定する(ステップ8 41)。そして、マルチプロセッサシステム218aが アイドル状態に入ったと判定された場合(ステップ84 1=YES)、当該マルチプロセッサシステム218a を構成する複数のCPUの中から停止させるCPUを選 択し、オペレーティングシステム201a全体の動作に 不都合が生じないようにアイドルタスクを与える(ステ ップ842)。さらに、システムマネジメント部802 を介して、ステップ842で選択された停止させるCP Uに対して、当該CPU内部の省電力機能を動作させる ための信号 (STPCLK#信号) を送出する (ステップ84 3).

【0065】続いて、図20に示したオペレーティング システム201aにおけるシステム負荷参照テーブル8 03の具体例について説明する。

【0066】図22は、図20中のシステム負荷参照テーブルの一例を示す図である。同図中、前述したシステム負荷参照テーブル803は、マルチプロセッサシステム218aにおけるBIOS-ROM107に格納されており、BIOS-ROMアドレスマップ801に示されるように、BIOS領域811とマルチプロセッサシステム218aに固有

20

のファームウェア領域812とから構成される。図22の例では、BIOS領域812の容量が128KBで、かつ、ファームウェア領域812の容量が128KBとされている場合を示している。システム負荷参照テーブル803は、前述したファームウェア領域812内にあり、マルチプロセッサシステム218aにおけるシステムバス801またはI/Oバス114、あるいは、主メモリ106または特定の入出力デバイスに対するCPUからのアクセス頻度などの情報が格納される。すなわち、図22に示すシステム負荷参照テーブル803では、例えば、マルチプロセッサシステム218aのシステムバス801上における単位時間当たりのメモリリード回数の情報(814)や、単位時間当たりのメモリライト回数の情報(815)などを登録している。

【0067】この他、マルチプロセッサシステム218 aのシステムバス801または主メモリ106ヘアクセスする際のメモリアドレス範囲の上限の情報(816)や同じくメモリアドレス範囲の下限の情報(817)をさらに登録するようにしてもよい。また、マルチプロセッサシステム218aにおけるI/Oバス114上のトランンザクションがアクセスする特定のI/Oアドレス情報(818)や単位時間当たりのI/Oリード回数の情報(819)や同じく単位時間あたりのI/Oライト回数の情報(820)を登録するようにしてもよい。また、マルチプロセッサシステム218aに接続された周辺機器からCPUに対する単位時間あたりの割り込み処理要求回数の情報(821)を登録するようにしてもよい。

【0068】最後に、システム負荷参照テーブル803 の更新について説明する。

【0069】図23は、図20のOSによるシステム負荷参照テーブルの更新処理フローを示す図である。図18および図20に示したマルチプロセッサシステム218aにおいて、システム負荷参照テーブル803は、図22に示したように当該マルチプロセッサシステム218aに固有のファームウェアとしてBIOS-ROM107に格納されている。そこで、図20に示したオペレーティングシステム201aは、当該マルチプロセッサシステムクシステム201aは、当該マルチプロセッサシステム負荷参照テーブル803を主メモリ106上に読み出す。

【0070】図23において、負荷参照テーブル803を更新する場合には、図18中のCRT111およびキーボード109を用いて、当該マルチプロセッサシステム218aのユーザとの対話形式で更新作業を行なう。すなわち、ユーザとの対話処理を通じ、オペレーティングシステム以外のアプリケーションプログラム(負荷プログラム)を全て停止する(ステップ850)。その後、負荷プログラムが全て停止して、マルチプロセッサシステム218aがアイドル状態に入ったことを確認し

てから(ステップ851=YES)、一定時間の間、システムマネジメント部802を通じてシステムバス801及びI/〇バス114の動作状態を監視する(ステップ852)。そしてさらに、2つのバスの監視結果から各々のバスにおける単位時間あたりの当該バスの負荷状態を算出し、これに基づいてメモリ上のシステム負荷参照テーブル803への登録パラメータを作成する(ステップ853)。このようにして得られたシステム負荷参照テーブル803をBIOS-ROM107におけるファームウェア内のテーブルに書き込む(ステップ854)。このとき、BIOS-ROM107のファームウェア部分については、例えばEEPROM(電気的消去可能なROM)などの書き替え可能なデバイスで構成すればよい。

[0071]

【発明の効果】以上詳しく説明したように、本発明の省電力制御システムによれば、少なくとも二以上のCPUを備えるマルチプロセッサシステムにおいて、システムの動作状態を常に検知する状態監視手段と、前記状態監視手段に検知されるシステムの動作状態が所定の境界条件を越えて変化したとき、指定されたCPUについて状態遷移制御(CPUの動作状態を通常状態から待機状態に遷移させる省電力制御と、CPUの動作状態を待機状態から通常状態に遷移させる復帰制御のいずれか)を行う状態制御手段とを具備する構成としたことにより、マルチプロセッサシステムの運用状況などに応じて同時に動作するCPUの個数を切り替えながら、最適な消費電力での運用を維持することができるという効果が得られる。

【0072】そして、前記状態制御手段は、前記状態遷移制御を各々のCPUごとに順次行い、特に前記省電力制御に際しては、システム全体における消費電力があらかじめ定めた最小電力より小さくなるまで、あるいは、通常状態にあるCPUがひとつとなるまで、繰り返し前記省電力制御を行うことにより、マルチプロセッサシステムによる消費電力の限界値をあらかじめ設定して、より効率的な省電力化を図るとともに消費電力を最小限に抑えることができるという効果が得られる。

【0073】また、前記省電力制御の開始条件を、②システムの動作状態が前記境界条件の規定値を下回っている状態を前記状態監視手段が検知したとき、②システムの動作状態が前記境界条件の規定値を下回った状態が一定時間以上継続していることを前記状態監視手段が検知したとき、③指定された入力手段が入力待ち状態にあることを前記状態監視手段が検知したとき、ひシステムの動作状態が前記境界条件の規定値を上回った状態が一定時間以上継続していることを前記状態監視手段が検知したとき、②システムの動作状態が前記境界条件の規定値を上回った状態が一定時間以上継続していることを前記状態監視手段が検知したとき、②指定された入力手段への入力操作があったこと

を前記状態監視手段が検知したとき、などのように定めることにより、演算処理などによる負荷が比較的少ないアイドリング状態のCPUを特定して、選択的に省電力制御の対象とすることができるという効果が得られる。

【0074】また、前記状態制御手段による具体的な状態遷移制御として、①前記省電力制御ではCPU内に設けられたクロック停止手段を用いて当該CPUの動作を外止させる一方、前記復帰制御では当該CPUの動作を再開させる、②前記省電力制御ではCPUに供給するクロック周波数を通常状態用より低い省電力用周波数に切り替える一方、前記復帰制御では前記クロック周波数を通常状態用の周波数に切り替える、③前記省電力制御ではCPUへの電源供給を遮断して当該CPUを停止させる一方、前記復帰制御では当該CPUへの電源供給を再開して当該CPUを再起動させる、などの処理を行うようにしたことにより、同時に動作するCPUの個数に応じてマルチプロセッサシステム全体の消費電力を低減させることができるという効果が得られる。

【0075】また、前記状態監視手段による具体的な検 知処理として、②前記境界条件の規定値を、システムの 20 構成要素間でやり取りされる信号を中継するバス(シス テムバスまたはプロセッサバスおよびI/Oバスのうち の少なくともひとつ)の負荷状態を表す特定の値とし、 現時点におけるバスの負荷状態をシステムの動作状態と して検知する、②前記境界条件の規定値を、システム全 体におけるアプリケーション実行の負荷状態を表す特定 の値とし、現時点におけるアプリケーション実行の負荷 状態をシステムの動作状態として検知する、3前記境界 条件の規定値を、アプリケーションの機能を実現させる タスクまたはジョブを各々のCPUに分配するためのタ スク・キューまたはジョブ・キューの状態および前記タ スクまたはジョブの実行順序を制御するスケジューラの 状態であるスケジューリング状態を表す特定の値とし、 現時点におけるスケジューリング状態をシステムの動作 状態として検知する、などの処理を行うようにしたこと により、実際に稼動している個々のマルチプロセッサシ ステムの特徴に合わせて最適な省電力制御を行うことが できるという効果が得られる。

【0076】そしてさらに、前記状態監視手段および前記状態制御手段を、複数のCPUを用いたアプリケーシ 40 ョン実行に必要なタスク・スレッドの生成および分配とスケジューリング制御とを行うマルチプロセッサ対応のオペレーティングシステムの内部に具備するとともに、あらかじめ前記境界条件の規定値を登録しておくためのシステム負荷参照テーブルをファームウェアに具備し、前記境界条件の規定値の登録または更新を行う際、前記システム負荷参照テーブルを前記ファームウェアからメモリ上に読み出し、システムの動作状態に応じてメモリ上の当該テーブル中に登録された各種の設定値を更新した後、新たに得られた当該テーブルを前記ファームウェ 50

アに書き込んだ上で、前記状態制御手段によるCPUの省電力制御に際して、システムの全体的な制御に影響を与えることのないアイドルスレッドを当該CPUに実行させるようにしたことにより、オペレーティングシステムを介して各々のCPU自体が有する省電力機能を利用することでハードウェア構成に依存しない省電力制御を行うとともに、マルチプロセッサシステムのアイドリング状態を前記システム負荷参照テーブルに定義しておくことでシステム構成に変更があってもそれに応じて柔軟な省電力制御を行うことができるという効果が得られる。

#### 【図面の簡単な説明】

【図1】本発明の省電力制御システムの一実施例の全体 構成を示すブロック図である。

【図2】図1中のプロセッサ部の構成を示すブロック図 である。

【図3】図2中のプロセッサにおけるクロック切り替えの処理フローを示す図である。

【図4】図2中のプロセッサの停止・電源切断の処理フローを示す図である。

【図5】CPUの停止処理の詳細を示す図である。

【図6】図2中のプロセッサバス監視部の構成を示すブロック図である。

【図7】図1中のプロセッサ部の他の構成を示すブロック図(その1)である。

【図8】図1中のプロセッサ部の他の構成を示すブロック図(その2)である。

【図9】図1のシステムで動作するマルチプロセッサシステム対応OSの全体構成を示す図である。

30 【図10】図9のOSによるプロセッサのクロック切り 替え動作の処理フローを示す図である。

【図11】図9のOSによる任意のCPUの停止・電源 切断の処理フローを示す図である。

【図12】任意のCPUの停止処理の詳細を示す図である。

【図13】図9のOSによる他の省電力制御の動作を示すフローチャート(その1)である。

【図14】図9のOSによる他の省電力制御の動作を示すフローチャート(その2)である。

【図15】本発明の省電力制御システムにおける電源部 の一構成例を示すブロック図である。

【図16】本発明の省電力制御システムにおける電源部 の他の構成例を示すブロック図である。

【図17】本発明の省電力制御システムにおける電源部のさらに他の構成例を示すブロック図である。

【図18】本発明の省電力制御システムの他の実施例の 全体構成を示すブロック図である。

【図19】図18のシステムにおける省電力制御動作の 処理フローを示す図である。

【図20】図18のシステムで動作するマルチプロセッ

サシステム対応OSの全体構成を示す図である。

【図21】図20のOSによる省電力制御動作の処理フローを示す図である。

【図22】図20中のシステム負荷参照テーブルの一例を示す図である。


- 「【図23】図20のOSによるシステム負荷参照テーブルの更新処理フローを示す図である。
- 【図24】従来の省電力制御システムの一例を示すブロック図である。

【図25】従来のマルチプロセッサシステムにおける電 10 源供給方式の一例を示すブロック図である。

#### 【符号の説明】

- 101 システム状態監視部
- 102 システム状態制御部
- 103,104,105 プロセッサ部
- 106 主メモリ
- 107 ROM
- 109 キーボード
- 110 電源装置
- 113 ホストバス
- 151 低クロック

[図1]




- 152 高クロック
- 153 クロック切り換え手段
- 154 プロセッサ
- 155 電源制御部
- 156 プロセッサバス監視部
- 157 プロセッサバス
- 158 ROM
- 202 シェル
- 203 ユーザインターフェース
- 204 アプリケーションインターフェース

24

- 205 カーネル
- 206 タスク割り当て部
- 207 負荷監視部
- 208 メモリ管理部
- $211_1$ ,  $211_2$ ,  $211_n$  920+1
- 212<sub>1</sub>, 212<sub>2</sub>, 212<sub>n</sub> 仮想CPU
- 213 ハードウエア仮想化層
- 215 省電力制御部
- 801 システムバス
- 20 802 システムマネジメント部
  - 803 システム負荷参照テーブル


#### 【図2】

#### 図2 図1中のプロセッサ部の構成を示すプロック図




#### 【図3】

#### 図3 図2中のプロセッサにおけるクロック切り替えの処理フローを示す図




【図22】

図22 図20中のシステム負荷参照テーブルの一例を示す図



【図4】

#### 図4 図2中のプロセッサの停止・電源切断の処理フローを示す図



【図5】

【図6】

【図24】






図15 本発明の省電力制御システムにおける電弧部の一領成例を示すプロック図


【図15】



【図7】

【図8】





【図16】

ROM

**‡** voバス

ホストバス

【図18】

監視部

**電源装置110** 






図16 本発明の省電力製御システムにおける歓遊部の他の構成例を示すプロック図




[図9]

【図17】




#### 【図10】

#### 図10 図9のOSによるプロセッサのクロック切り替え動作の処理フローを示す図




【図11】

### 図11 図9のOSによる任意のCPUの停止・電源切断の処理フローを示す図




【図12】

図12 任意のCPUの停止処理の詳細を示す図




【図13】

# 図13 図9のOSによる他の省電力制御の動作を示すフローチャート(その1)




【図14】

## 図14 図9のOSによる他の省電力制御の動作を示すフローチャート(その2)



【図19】

# 図19 図18のシステムにおける省電力制御動作の処理フローを示す図




[図20]

耐20 図18のシステムで動作するマルチプロセッサシステム 対応ロSの全体構成を示す図 201 a タスク アイドル タスク タスク タスク割り当て部206 タスク **1** 211. 負荷監視部207 仮想 CPU システム負荷 参照テーブル <sup>803</sup> ハードウエア仮想化層 **BIOS** システム制剣部2154 C P U割り当で部214 BIOS-ROM CPU-1 CPU-2 154, 主メモリ


[図25]

図 2 5 従来のマルチプロセッサシステムにおける 電源供給方式の一貫を示すプロック図




#### 【図21】

# 図21 図20の05による省電力制御動作の処理フローを示す図



#### [図23]

## 図23 図20のOSによるシステム負荷参照テーブルの更新処理フローを示す図



フロントページの続き

(51)Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 15/16

460 Z

(72)発明者 原 敦

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所システム開発研究所内

(72)発明者 小倉 敏彦

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所システム開発研究所内

(72)発明者 岡澤 宏一

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所システム開発研究所内

(72) 発明者 大枝 髙

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所システム開発研究所内

(72)発明者 佐野 真

茨城県ひたちなか市稲田1410番地 株式会 社日立製作所マルチメディアシステム事業 部内